全球数字财富领导者

台积电取得半导体器件和用于形成半导体器件的方法专利,防止在硅衬底中形成二维空穴气体

2024-02-24 08:36:32
金融界
金融界
关注
0
0
获赞
粉丝
喜欢 0 0收藏举报
— 分享 —
摘要:金融界2024年2月23日消息,据国家知识产权局公告,台湾积体电路制造股份有限公司取得一项名为“半导体器件和用于形成半导体器件的方法“,授权公告号CN110875387B,申请日期为2019年8月。专利摘要显示,本申请的各个实施例针对包括晶种缓冲层的III?V族器件,该晶种缓冲层是掺杂的并且直接位于硅衬底上。在一些实施例中,III?V族器件包括硅衬底、晶种缓冲层、异质结结构、一对源极/漏极电极和栅电极。晶种缓冲层位于硅衬底上面并且直接接触硅衬底。此外,晶种缓冲层包括掺杂有p型掺杂剂的III族氮化物(例如,AlN)。异质结结构位于晶种缓冲层上面。源极/漏极电极位于异质结结构上面。栅电极位于异质结结构上面、横向位于源极/漏极电极之间。p型掺杂剂防止沿着硅衬底和晶种缓冲层直接接触的界面在硅衬底中形成二维空穴气体(2DHG)。本申请的实施例提供了半导体器件和用于形成半导体器件的方法。

金融界2024年2月23日消息,据国家知识产权局公告,台湾积体电路制造股份有限公司取得一项名为“半导体器件和用于形成半导体器件的方法“,授权公告号CN110875387B,申请日期为2019年8月。

专利摘要显示,本申请的各个实施例针对包括晶种缓冲层的III‑V族器件,该晶种缓冲层是掺杂的并且直接位于硅衬底上。在一些实施例中,III‑V族器件包括硅衬底、晶种缓冲层、异质结结构、一对源极/漏极电极和栅电极。晶种缓冲层位于硅衬底上面并且直接接触硅衬底。此外,晶种缓冲层包括掺杂有p型掺杂剂的III族氮化物(例如,AlN)。异质结结构位于晶种缓冲层上面。源极/漏极电极位于异质结结构上面。栅电极位于异质结结构上面、横向位于源极/漏极电极之间。p型掺杂剂防止沿着硅衬底和晶种缓冲层直接接触的界面在硅衬底中形成二维空穴气体(2DHG)。本申请的实施例提供了半导体器件和用于形成半导体器件的方法。

敬告读者:本文为转载发布,不代表本网站赞同其观点和对其真实性负责。FX168财经仅提供信息发布平台,文章或有细微删改。
go